PAT-NO: JP357162463A

DOCUMENT-IDENTIFIER: JP 57162463 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: October 6, 1982

INVENTOR - INFORMATION:

NISHIZAWA, JUNICHI YAMAMOTO, KENJI

ASSIGNEE-INFORMATION:

NAME COUNTRY
SEMICONDUCTOR RES FOUND N/A

APPL-NO:, JP56048881

APPL-DATE: March 31, 1981

INT-CL (IPC): H01L029/74, H01L029/80

US-CL-CURRENT: 257/E29.037, 257/E29.059 , 438/701 , 438/FOR.118

ABSTRACT:

PURPOSE: To obtain a thyristor to be used for large electric power and to operate at a high speed by a method wherein the gate region to constitute the electrostatic induction type thyristor is constituted with the two frustum of pyramid type regions, and the reverse conductive type region occupying the position between them is used as the channel region.

CONSTITUTION: An oxide film 9 is adhered on an N<SP>-</SP> type semiconductor substrate 4 occupying the position between a gate and a cathode of the electrostatic induction type thyristor, anisotropic etching is performed enlarging size of openings to be provided in a film 13 in order changing the shape of pattern of the photo resist film13 to be provided thereon, and the reverse frustum of pyramid type concave parts are formed in the substrate 4. Then the films 9, 13 are removed, the P<SP>+</SP> type regions 3 to form the gate are buried in the concave parts by epitaxial growth, the upper parts thereof are covered with N type layers 14, an N<SP>-</SP> type layer 2 is made to grow epitaxially on the whole surface suppressing jumping out of impurities from the regions 3, and the part of the layer 2 between the regions 3 is used as a channel 8. After then, the substrate is turned upside down, an N type layer 10 and a P type layer 1 to form an anode are made to gorw being laminated on the layer 2, and the N<SP>+</SP> type region 11 is formed by diffusion in the layer 1.

COPYRIGHT: (C) 1982, JPO&Japio

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報 (A)

昭57-162463

f)Int. Cl.³H 01 L 29/7429/80

識別記号

庁内整理番号 6749—5 F 7925—5 F ❸公開 昭和57年(1982)10月6日

発明の数 1 審査請求 未請求

(全 4 頁)

分半導体装置の製造方法

创特

願 昭56-48881

②出 願 昭56(1981)3月31日

⑩発 明 者 西澤潤一

仙台市米ケ袋1丁目6番16号

⑦発 明 者 山本健司

仙台市向山2丁目7番32号

⑦出 願 人 財団法人半導体研究振興会 仙台市川内(番地なし)

RB #B #

1. 発明の名称、半導体装置の製造方法

2.特許請求の範囲

ゲート・カソード領域として第1導電型の低 不紅物密度基板を用いて、主表面より壁面が傾 斜を有する孔も形成する工程と、前記孔にゲー トとして第2導電型の高不能物密度領域を危域 する工程と、前配第/導電型の主殻面上に第/ 尊電型の低不能物密度領域をエピ成長により形 成し第2尊電型の高不純物密度領域を埋め込む 工程に、前配第1萬電型の低不純物密度基板の 主表面の対向面より第2導電型の高不能物領域 を露出させる工程と、カソード領域として前記 露出これた第 / 樽電型の低不秘物器度基板の主 表面の対向面の一部に第1典電型の高不能物領 域を形成する工程と、アノード領域として前記 第1 典電型の低不純物密度領域のエビ成長面に 第2與電型の高不能物密度領域を形成する工程 と、カソード、アノード、ゲートに金属電磁を 形成する工程を含むことを特徴とする半導体表

置の製造方法。

3. 発明の詳細な説明

本発明は、大電力でかっ高速以半導体装置、 待に舒電筋導サイリスタの製造方法に関する。 従来の静電誘導サイリスタは、ルチャンネル 型の例について説明するが、第1図似に示すよ うに、1はアリード の P* 領域 , 2はゲート・ アノード間のれ⁻ 領域 , 3はゲートの P⁺ 領域 , 4はゲート・カソード間のれ⁻ 傾岐, 5はカ ソードのれ+領域、6はアノード金属電極、7 はカソード金属電極、8はゲート・ゲート間、 いわゆるチャンネルにより形成されている。こ の従来の粹電誘導サイリスタの製造方法は. 簡 単に説明すると、まずゲート・アノード間のれ_ 領域2をn‐基板として.ゲートのP⁺領域3 .を酸化、ホトリソプラフ技術, 選択エッチング , 拡散又はイオン注入等により形 成する・この とき、アノードのP⁺領域/も同時に形成する ことが多い。次にゲート・カソード間のれて領 域4をエピタキシャル成長により形成し、ゲー


持開昭57-162463(2)

トのP*領域3を埋め込む。次にカソードのれず領域5を拡散又はエピタキシャル成長、もしくはイオン注入等により形成する。次に酸化、ホトリソプラフ技術、遊択エッチングにより、カソードのれ*領域5&以がート・カソード間のれ*領域4を除去してゲートのP*領域を露出させ、ゲートのコンタクト領域を形成する。次にA人等の金属を蒸着、ホトリソプラフ技術、遊択エッチング等により形成し、カリード、ゲート、アノードの各金属電極を形成するものである。

第1図Q)に示すようお従来の静電懸奪サイリスタは、前述のような製造方法により製作されている為、次のようね欠点を持している。

ゲートのP* 領域3を拡散あるいはイオン注入により形成しているため、ゲート抵抗が大きい。ゲート・カソード間の九⁻領域4のエピタキシャル成長は、ゲートのP*(領域からのオートドーピング補償のため比較的に不能物密度が高く(~10¹⁵~10¹⁶/cm³)、又ゲート

・カソードの対向面積が大さいために、ゲート・カソード間各量が大きい等の欠点により、素子の特性上、ターンオフタイムが大きい等の問題が生じている。



以下第1四(b)の静電誘導サイリスタの本発明による製造な法について述べる。

第2図(a)に示すようにアート・カソート間となる
ル基板4の表面上に熱酸化等により酸化
膜9を形成し、ホトリングラフ技術によりホト
レジスト/3を形成する。次の工程によっては
破除部分まで形成する場合もある。

次に第2回(b)に示すように異か性エッチを 用いて深さらル程度にれ基板4を除去する。又 は第2回(b)に示す様に酸化膜9の開乳部をれ 基板4を1ル程度エッテ除去したのち、ホトリ ソプラフ技術により酸化膜9の開乳部を広げて らにれ基板4をエッチ除去する工程を繰り返え し行なう事によりに意の傾料を有するエッテ孔 が形成できる。酸化膜9の部分の寸法は5~1 のル程度、エッチ孔の底部間は約50ル程度、 深つは約5ル程度になる様に形成する。

次に第2回(c)に示す様にケートとなるpf領域3をエピ成長により形成する。エピ層9厚ではかり5u程度とする。エピ成長によりpf領域は

全体を高不純物密度とすることができ、ゲート 抵抗を小さくすることができる。

次に第2回(d)に示す様に、ケミカル・メカニカルポリッシュ技術により平面に研磨除るしたの5 P領域3からのオートドーピングをおさえる為にれ領域14を約1ル程度エピ成長により形成して後、ホトリングラフ技術によりホトレジスト13を形成する。

次に第2回(e)に示す様にれ領域/4をエッチ除去しホトレジスト/3を除去したのちブート・アノード間領域のれ領域2をエビ成長により形成する。この時戸領域3の表面はれ領域/4によりおおわれているので戸の不純物の度び出しはなく、チャンネル8か戸型の不純物密度も低くすることができる。れ領域2の厚みは約7のル程度である。続いてれ領域/0をエビ成長により約944成長し次いてアノードとなる戸領域/を/~24程度エビ成長により形成し、続いて熱酸比等により酸化膜9を形成しホトリン

グラフ技術によりホトレデストノ3 を形成する

次に第2回(f)に示す様に酸化膜9をエッチ除去して後不トレジスト/3を除去して拡散スはイオン注入等によりが領域//を形成する。これは1の領域/0と接続する様にする。

次に第2回(9)に示す様にここから図面の上下が逆になるがプート・カソード間領域の心領域4を戸領域3が露出するまで研磨除去し心領域4の厚みを54にする。続いて熱酸化膜9を形成する。

次に第2回(h)に示す様に酸化膜9をホトリングラフ技術により除るしカンート領域の心領域をを拡散をは1オン注入等により形成する。

次に第2回(L)に示す様にホトリソクラフ技術により酸化膜9をカソート領域の12領域5及ひブート領域9 P領域3のコンタクト孔の部分を除去し、ヌアノート領域の酸化膜9を全面除去した後AL等の金属を両面に亘り蒸着等によりAL電極6、15を形成する。

ゲート間いわゆるテャンネルを示す。

特開昭57-162463(3)


次に第2回(j)に示す様にホトリングラフ技 特によりAL電極/5をカソード電極クとゲー ト電極/2とにエッチ分離する。


以上の工程により静電誘導サイリスタが製造できる。このサイリスタはアートとカソードが遠いためCGKか小さく、しかもテャンネル8が狭いため山が大きい等の特徴を有し、前述の様なすぐれた特性を有するものである。ここではれチャンネル型について述べるが導電型を変えればアチャンネル型静電誘導サイリスタもできることは明白である。

4.図面9簡単な説明


第1図(a)以従来の静電誘導サイリスタの断面図、第1図(b)以不発明により製造された静電誘導サイリスタの断面図、第2図(a)及至(1)以不発明の工程を示す工程断面図である。


/… アノード、2… ゲート・アノート間領球、3… ゲート、4… ゲート・カソート間領域、5…カソート、6… アノードの金属電極、7…カソート金属電極、8… ゲート





* 1





-336-